(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開2002-44062 (P2002-44062A)

(43)公開日 平成14年2月8日(2002.2.8)


(51) Int. Cl. ⁷	識別記 号	FI デーマコート・(参考)
H 0 4 L	7/02	H O 4 J 3/00 U 5B079
G 0 6 F	1/06	3/06 D 5K028
H 0 4 J	3/00	H O 4 L 7/02 Z 5K047
	3/06	G O 6 F 1/04 3 1 O A
// H03K	5/00	H O 3 K 5/00 V
	審査請求 有 請求項の数10	OL (全8頁)
(21)出願番号	特願2000-227695 (P2000-227695)	(71)出願人 000004237
		日本電気株式会社
(22)出願日	平成12年7月27日(2000.7.27)	東京都港区芝五丁目7番1号
		(72)発明者 谷本 真治
		東京都港区芝五丁目7番1号 日本電気株式
		会社内
		(74)代理人 100082935
		弁理士 京本 直樹 (外2名)
		Fターム(参考) 5B079 BA01 BB04 BC03 CC14 DD20
		5K028 AA00 NN23 NN31 NN57 SS24
		5KO47 AA05 GG02 GG45 MM24 MM49
		MM63

(54) 【発明の名称】クロック供給装置およびクロック供給方法

(57)【要約】

【課題】クロック供給装置は、選択している入力クロッ クに障害が発生すると障害のないクロックに切り替えを 行う。しかし切り替え制御を行う際に出力クロックの位 相が急変すると、出力クロックで動作している周辺回 路、及び後段のクロック供給装置に信号エラー等重大な 影響を与えネットワークを不安定にする。

【解決手段】本発明は、クロックを切り替えるとき出力 クロックを切り替え前の状態に保持し新たな選択クロッ クの位相と出力クロックの位相を合わせたのち該選択ク ロックに出力クロックを同期させるホールドオーバー機 能を備え、新たに選択したクロックの位相とホールドし た出力クロックの位相を所定の周期ごとに比較し比較結 果をディジタル値で出力する手段と、この比較結果の増 減または一定の結果に基づき出力クロックを制御する手 段を備える。



【特許請求の範囲】

【請求項1】 複数のクロックから1つのクロックを選択し該クロックに同期するクロックを出力するクロック 供給装置であり、かつ選択したクロックを切り替えると き出力クロックは切り替え前の状態を保持し新たに選択 したクロックの位相と出力クロックの位相を合わせたの ち該選択したクロックに出力クロックを同期させるホー ルドオーバー機能を備えるクロック供給装置において、 前記新たに選択したクロックの位相と出力クロックの位 相を所定の周期ごとに比較し比較結果をディジタル値で 出力する手段と、

該比較結果の変動に基づき出力クロックを制御する手段、を備えることを特徴とするクロック供給装置。

【請求項2】 前記比較結果のディジタル値の変動に応じて切り替え前の比較結果の値を所定の周期ごとに増加させ又は減じて出力する加減算手段を備え、所定の周期で出力される加減算手段の出力値によって前記出力クロックの発振回路を制御する請求項1記載のクロック供給装置。

【請求項3】 前記比較結果のディジタル値が変化しない場合にホールドオーバー状態を終了させる手段を備える請求項1記載のクロック供給装置。

【請求項4】 加減算手段は比較結果のディジタル値に 1を加算しまたは1を減じる請求項2記載のクロック供 給装置。

【請求項5】 複数のクロックから1つのクロックを選択し該クロックに障害が発生したとき他のクロックを選択して出力するクロック選択手段と、

所定の制御信号に基づいた周波数のクロックを出力する 発振手段と、

前記クロック選択手段の出力するクロックに基づいたタイミング信号と前記発振手段の出力するクロックに基づくタイミング信号の位相差を比較しその比較結果をディジタル値で出力する位相比較手段と、

前記比較結果を記憶する記憶手段と、

選択しているクロックに障害が発生したとき前記発振手段をホールドオーバー状態にし、他のクロックが選択された後、前記発振手段のホールドオーバー状態を解除するホールドオーバー手段と、

前記発振手段の出力するクロックに基づくタイミング信号のパルス位置を制御する位相補正手段を備えるクロック供給装置において、

位相比較手段の出力するディジタル値の比較結果を所定の周期ごとに出力するサンプリング手段と、

サンプリング手段の出力するディジタル値の変動を監視 し該変動状態に応じた信号を所定の周期で出力する変動 監視手段と、

該変動監視手段の出力する信号に基づき前記記憶手段の 記憶している値を増加させ又は減じて出力する加減算手 段を備え、 ホールドオーバー手段は、前記記憶手段の保持値によって前記発振手段をホールドオーバー状態とし所定の周期で出力される加減算手段の出力値によって前記発振手段を制御し、サンプリング手段の出力値と前記加減算手段の出力値とが一致したときサンプリング手段の出力値を出力しホールドオーバー状態を解除する、

ことを特徴とするクロック供給装置。

【請求項6】 加減算手段は記憶手段の記憶しているディジタル値に1を加算しまたは1を減じる請求項5記載のクロック供給装置。

【請求項7】 変動監視手段はサンプリング手段の出力値を所定の周期でラッチし、1周期前にラッチした値と比較し、増加、減少、または変動なしを検知し制御信号を加減算手段に送付する請求項5記載のクロック供給装置。

【請求項8】 サンプリング手段および変動監視手段の動作周期を与えるタイミングパルス生成回路を有し、該動作周期は可変である請求項5記載のクロック供給装置。

20 【請求項9】 選択されたクロックに同期するクロックを出力し、該選択したクロックを切り替えるとき出力クロックは切り替え前の状態を保持し新たに選択したクロックの位相と出力クロックの位相を合わせたのち該新たに選択したクロックに出力クロックを同期させるクロック供給方法において、所定の周期ごとに段階的に出力クロックの周波数を新たに選択したクロックの周波数に近づけることを特徴とするクロック供給方法。

【請求項10】 新たに選択したクロックの位相と出力クロックの位相の差を所定周期ごとにディジタル値で出力させ、そのディジタル値の増加減少傾向を所定周期ごとに検知し、その傾向に基づき出力クロックの周波数を段階的に増加減少させることを特徴とする請求項9記載のクロック供給方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はクロック供給装置に 関し、特にホールドオーバー機能を備えたクロック供給 装置に関する。

[0002]

40

【従来の技術】シンクロナス・デジタル・ハイアラーキ(SDH)のようなネットワーク構成において、クロック供給装置は該ネットワーク上で使用するクロック源を選択し、周辺回路及び後段の装置にクロックを供給する役割をもっている。クロック供給装置は、選択している入力クロックに障害が発生した場合、障害をもたないクロックに切り替えを行う。しかし切り替え制御を行う際に出力クロックの位相が急変すると、前記出力クロックで動作している周辺回路、及び後段に接続されているクロック供給装置に信号エラー等重大な影響を与え、ネットワーク全体を不安定にする。従来、この出力クロック

位相の急変を抑えるために、同期源として選択するクロックの切り替えを行うとき、出力クロックは切り替える前の状態を保持し、次に選択したクロックの位相と出力クロックの位相を合わせた後、次に選択したクロックに出力クロックを同期させるホールドオーバー機能が知られている。

【0003】図5は従来回路の一例を示すブロック図で ある。クロック選択回路1は複数のクロック入力から1 つのクロック101を選択クロック110として選択す る。前記クロック101に障害がない状態のとき、第1 の分周回路2は選択されたクロック101に対応する分 周数で選択クロック110を分周し、タイミングパルス 111を生成する。位相比較器3は前記タイミングパル ス111と第2の分周回路12において電圧制御発振器 11の出力クロック120を分周したタイミングパルス 112の位相を比較し、位相比較結果127を出力す る。ディジタルサンプリング回路4は前記位相比較結果 127をディジタル値117に変換する。ディジタル値 117は、ホールドオーバー制御回路7を経由し、D/ Aコンバータ8でアナログ電圧値に変換され、ループフ ィルタ9、アンプ10を介して電圧制御発振器11に入 力する。電圧制御発振器11は、この制御電圧によっ て、出力クロック120の周波数を制御することにより 選択しているクロック101に同期した出力クロック1 20を得る。

【0004】記憶装置5はサンプリング回路4の出力デ ィジタル値117を記憶している。選択されているクロ ック101に障害が発生し、クロック障害検出回路14 が障害を検出したとき、ホールドオーバー制御回路7 は、出力ディジタル値117を障害検出前の固定ディジ タル値128として出力する。この固定ディジタル値1 28が電圧制御発振器11を制御することにより出力ク ロック120は障害前の状態を保ちホールドオーバー状 態となる。ホールドオーバー状態の間に、クロック選択 回路1は選択クロック110を障害のあるクロック10 1から障害のないクロック102に切り替える。位相補 正回路6は第2の分周回路12から出力するタイミング パルス112のパルス位置を制御する。ホールドオーバ ー制御回路7は記憶装置5の固定出力ディジタル値12 8とディジタルサンプリング回路4の出力ディジタル値 117が一致したことを確認後、出力ディジタル値11 9を記憶装置5の出力ディジタル値128からディジタ ルサンプリング回路4の出力ディジタル値117に切り 替えることによりホールドオーバー状態を解除し、出力 クロック120は新たに選択されたクロック102に同 期する。

[0005]

【発明が解決しようとする課題】しかし、上記従来の回路には以下のような問題点がある。障害が発生する前の入力クロック101と次に選択するクロック102の周

波数差が大きい場合、ホールドオーバーが解除された 後、出力クロック120は切り替え前のクロック101 とは異なる周波数のクロック112に追従するため急激 に位相が変動する。入力クロック切り替え前後の周波数 差が大きい場合、切り替え前のクロック101に同期し ているときの出力ディジタル値119と切り替え後のク ロック102に同期しているときの出力ディジタル値1 19の値が一致しない。従来の回路では、出力クロック から生成されるタイミングパルスの位置を制御すること により位相比較結果の出力値をホールドオーバー中の固 定ディジタル出力値に一致させてホールドオーバーを解 除しているため、ホールドオーバー解除後、ホールドオ ーバー中の固定ディジタル値から次に選択するクロック 102に同期するディジタル値へと変化するとき、出力 クロックの位相が急激に変化する。出力クロックの急激 な位相変動の結果、周辺回路及び下位のネットワークに 障害が発生する可能性が生じる。

【0006】特願平11-22370では、上記問題を解決するためにPLL回路のオペアンプ帰還抵抗値をスイッチングで変更させることにより、安定状態とホールドオーバー解除時の応答速度を切り替えている。安定状態では帰還抵抗値を大きくすることにより応答速度を速くして入力クロックの変動に対して即座に追従するようにし、ホールドオーバー解除時には帰還抵抗値を小さくすることにより応答速度を遅くすることによって次に選択したクロックに同期する過程で発生する急激な位相変動を抑圧している。

【0007】しかし、前記手法ではスイッチングにより抵抗値の変更を行っており、アナログ回路のばらつきや電源電圧の変化を考慮しなくてはならず、調整が困難になるという問題がある。また、応答速度をディジタル的に可変にすることができるディジタルPLLやDDS(ディジタル・ダイレクト・シンセサイザ)回路もあるが、CPUやDSPを必要とするため回路構成が複雑になったり、回路が高価になるという問題があった。

【0008】本発明では以上の課題を解決し、低コストで簡単な構成で急激な位相変動を抑えることのできるクロック供給装置とクロック供給方法を提供することを目的とする。

0 [0009]

【課題を解決するための手段】上記課題を解決する本発明のクロック供給装置は、複数のクロックから1つのクロックを選択し該クロックに同期するクロックを出力するクロック供給装置であり、かつ選択したクロックを切り替えるとき出力クロックは切り替え前の状態を保持し新たに選択したクロックの位相と出力クロックの位相を合わせたのち該選択したクロックに出力クロックを同期させるホールドオーバー機能を備えるクロック供給装置であって、新たに選択したクロックの位相と出力クロックの位相を所定の周期ごとに比較しその比較結果をディ

ジタル値で出力する手段と、該比較結果の変動に基づき 出力クロックを制御する手段を備える。

【0010】更に他のクロック供給装置の発明は、さらに比較結果のディジタル値の変動に応じて切り替え前の比較結果の値を所定の周期ごとに増加させ又は減じて出力する加減算手段を備え、所定の周期で出力される加減算手段の出力値によって出力クロックの発振回路を制御する。他のクロック供給装置の発明は、比較結果のディジタル値が変化しない場合にホールドオーバー状態を終了させる手段を備える。上記加減算手段は比較結果のディジタル値に1を加算しまたは1を減じる。

【0011】また他のクロック供給装置の発明は、複数 のクロックから1つのクロックを選択し該クロックに障 害が発生したとき他のクロックを選択して出力するクロ ック選択手段と、所定の制御信号に基づいた周波数のク ロックを出力する発振手段と、前記クロック選択手段の 出力するクロックに基づいたタイミング信号と前記発振 手段の出力するクロックに基づくタイミング信号の位相 差を比較しその比較結果をディジタル値で出力する位相 比較手段と、前記比較結果を記憶する記憶手段と、選択 しているクロックに障害が発生したとき前記発振手段を ホールドオーバー状態にし、他のクロックが選択された 後、前記発振手段のホールドオーバー状態を解除するホ ールドオーバー手段と、前記発振手段の出力するクロッ クに基づくタイミング信号のパルス位置を制御する位相 補正手段を備えるクロック供給装置であって、位相比較 手段の出力するディジタル値の比較結果を所定の周期ご とに出力するサンプリング手段と、サンプリング手段の 出力するディジタル値の変動を監視し該変動状態に応じ た信号を所定の周期で出力する変動監視手段と、該変動 監視手段の出力する信号に基づき前記記憶手段の記憶し ている値を増加させ又は減じて出力する加減算手段を備 え、ホールドオーバー手段は、前記記憶手段の保持値に よって前記発振手段をホールドオーバー状態とし所定の 周期で出力される加減算手段の出力値によって前記発振 手段を制御し、サンプリング手段の出力値と前記加減算 手段の出力値とが一致したときサンプリング手段の出力 値を出力しホールドオーバー状態を解除する。上記クロ ック供給装置において、加減算手段は記憶手段の記憶し ているディジタル値に1を加算しまたは1を減じる。ま た変動監視手段はサンプリング手段の出力値を所定の周 期でラッチし、1周期前にラッチした値と比較し、増 加、減少、または変動なしを検知し制御信号を加減算手 段に送付する。またサンプリング手段および変動監視手 段の動作周期を与えるタイミングパルス生成回路を備え ることができ、該動作周期は可変である。

【0012】本発明のクロック供給方法は、選択されたクロックに同期するクロックを出力し、該選択したクロックを切り替えるとき出力クロックは切り替え前の状態を保持し新たに選択したクロックの位相と出力クロック

の位相を合わせたのち該新たに選択したクロックに出力 クロックを同期させるクロック供給方法であって、所定 の周期ごとに段階的に出力クロックの周波数を新たに選 択したクロックの周波数に近づける。これは、すなわ ち、新たに選択したクロックの位相と出力クロックの位 相の差を所定周期ごとにディジタル値で出力させ、その ディジタル値の増加減少傾向を所定周期ごとに検知し、 その傾向に基づき出力クロックの周波数を段階的に増加 減少させる。

【0013】上記本発明は、選択したクロックに出力クロックを同期させる際、出力クロックの位相が急激に変化することがなく、他の周辺回路に影響を及ぼさない。 【0014】

【発明の実施の形態】図1は、本発明のクロック供給装置の一実施例を示すブロック図である。まず、このクロック供給装置の基本構成要素は、クロック選択・障害検出部、電圧制御発振器11の出力するクロックと選択クロックの位相差を比較する位相比較器3、位相比較器3の出力をディジタル化して出力するディジタルサンプリング回路4、このディジタル値を監視するディジタル値変動監視回路17、およびホールドオーバー制御を行うホールドオーバー制御回路7である。

【0015】クロック選択回路1はクロック選択制御信 号124に基づき、入力される複数の基準クロック10 1~10N(Nは2以上の自然数)の中から1つのクロ ックを選択し、選択クロック110として第1の分周回 路2に出力する。複数の基準クロック101~10Nは クロック障害検出回路14にも入力している。第1の分 周回路2はクロック切替制御回路14から送られるクロ ック選択制御信号124に基づき、選択されたクロック の周波数に応じて分周数を切り替えて前記選択クロック 110を分周し、タイミングパルス111を位相比較器 3に出力する。位相比較器3にはこの他に第2の分周回 路12からタイミングパルス112が入力する。第2の 分周回路12は位相補正回路6の制御信号125に従い タイミングパルス112のパルス位置を決定する回路で あって、電圧制御発振器11の出力クロック120を分 周して位相比較器3に出力する。

【0016】位相比較器3は前記タイミングパルス11 1と前記タイミングパルス112の位相を比較して位相 比較結果127をディジタルサンプリング回路4に出力 する。この位相比較器3は、選択クロック110から生 成されるタイミングパルス111でセット、電圧制御発 振器11の出力クロック120から生成されるタイミン グパルス112でリセットを行うエッジトリガ式のセッ ト・リセット・フリップフロップである。ディジタルサンプリング回路4は前記位相比較結果127を発振器1 5の出力サンプリングクロック121でサンプリング し、タイミングパルス生成回路16により生成されるラッチ信号123でサンプリング結果をラッチし、ディジ

タル値117を位相補正回路6、ホールドオーバー制御回路7、記憶装置5及びディジタル値変動監視回路17に出力する。

【0017】クロック障害検出回路14は入力クロック101~10Nの障害検出を行い、クロック選択制御信号124に基づき選択中のクロックの障害を検出した場合には障害検出信号114をクロック切替制御回路13及びホールドオーバー制御回路7に出力する。クロック切替制御回路13はクロック障害検出回路14の障害検出信号114に基づき、装置に入力されるクロック101~10Nの中から障害の発生していないクロックを選択し、クロック選択制御信号124をクロック選択回路1、第1の分周回路2及びクロック障害検出回路14に出力する。

【0018】記憶装置5はディジタルサンプリング回路 4の出力するディジタル値117を記憶しており、ホー ルドオーバー制御回路7から入力されるホールドオーバ 一制御信号116に基づき、ホールドオーバー制御中に は選択クロックに障害が発生する前のディジタル値11 7を加減算器18に出力する。ホールドオーバー制御回 路7は前記クロック障害検出回路14から障害検出信号 114を受信しない場合、または障害検出信号114が クロック障害なしを表わしている場合にはディジタルサ ンプリング回路4の出力ディジタル値117を選択す る。一方、障害検出信号114を受信し又はこれが異常 を示す場合には、ホールドオーバー制御信号116を記 億装置5、ディジタル値変動監視回路17、及び加減算 器18に出力してホールドオーバー制御を行い、加減算 器18の出力ディジタル値118を選択してディジタル 値119として出力する。また、ホールドオーバー制御 中に、ディジタル値変動監視回路17から入力される周 波数一致信号115によってタイミングパルス111と タイミングパルス112の周波数が一致したことを確認 した後、すなわちディジタルサンプリング回路4の出力 ディジタル値117と加減算器18の出力ディジタル値 118の一致を検出した後、ホールドオーバー制御信号 116を停止し、ホールドオーバーを解除し、ディジタ ルサンプリング回路4の出力ディジタル値117を選択 してディジタル値119として出力する。

【0019】D/Aコンバータ8はホールドオーバー制御回路7から入力されたディジタル値119をアナログ値に変換し、このアナログ値がループフィルタ9、アンプ10を介して電圧制御発振器11の出力クロック120の周波数を制御する。電圧制御発振器11は制御電圧が高いほど周波数が高くなる特性である。

【0020】タイミングパルス生成回路16は、発振器15の出力サンプリングクロック121を分周し、位相比較結果127のディジタルサンプリング結果をラッチするラッチ信号123と、ディジタル値変動監視回路17に出力する監視クロックパルス122を生成する。デ

イジタル値変動監視回路17は、ホールドオーバー制御信号116に基づきホールドオーバー制御が行われている期間、タイミングパルス生成回路16から入力される監視クロックパルス122の周期でディジタル値117の変動を監視する。ディジタル値変動監視回路17は、監視クロックパルス122の周期でディジタル値117の値が大きくなっていく場合は加算制御を行い、小さくなっていく場合は減算制御を行う加減算制御信号113を加減算器18に出力する。また、監視クロックパルス122の周期でディジタル値117の値に変動がないことを検出した場合、周波数一致信号115を位相補正回路6及びホール

【0021】加減算器18は、ホールドオーバー制御信号116に基づき、ホールドオーバー制御期間中にディジタル値変動監視回路17から入力される加減算制御信号113に従い、記憶装置5から入力される固定ディジタル値に対して監視クロックパルス122のタイミングで1を加算し、もしくは1を減算したディジタル値118を出力する。

ドオーバー制御回路7に出力する。

【0022】位相補正回路6はホールドオーバー制御期間中にディジタル値変動監視回路17から入力する周波数一致信号115に基づき、ディジタルサンプリング回路4の出力ディジタル値117とホールドオーバー制御中の固定出力ディジタル値119のディジタル値119が一致すし、ディジタル値117とディジタル値119が一致するようにタイミングパルス112のパルス位置を変更する制御信号125を第2の分周回路に出力する。

【0023】次に、本実施例の動作について図1及び図 2を参照して説明する。クロック選択回路1ではクロッ ク101を選択しており、障害はないものとする。この とき選択クロック110にはクロック101が出力さ れ、第1の分周回路2は選択されたクロック101に対 応する分周数で選択クロック110を分周し、タイミン グパルス111を生成する。位相比較器3はタイミング パルス111と第2の分周回路12において電圧制御発 振器11の出力クロック120を分周したタイミングパ ルス112の位相を比較し、位相比較結果127を出力 する。この位相比較結果127は、ディジタルサンプリ ング回路4においてディジタル値に変換され、ホールド オーバー制御回路7、D/Aコンバータ8を経由してア ナログ電圧値に変換され、ループフィルタ9、アンプ1 0を介して電圧制御発振器11の出力クロック120の 周波数を制御する。これにより選択しているクロック1 01に同期した出力クロック120が出力される(図

【0024】次に、クロック101に障害が発生したとき、クロック障害検出回路14は障害検出信号114をクロック切替制御回路13及びホールドオーバー制御回50 路7に出力する(図2、S2)。この後、ホールドオー

バー制御が開始される。ホールドオーバー制御回路7 は、クロック障害信号114を受信すると、ホールドオ ーバー制御信号116を記憶装置5、ディジタル値変動 監視回路17、及び加減算器18に出力する。記憶装置 5は、クロック101に障害が発生する前の正常な状態 でのディジタル値を保持しており、ホールドオーバー制 御信号114を受信すると保持していたディジタル値1 28を固定して出力する。まずディジタル値128は加 減算器18では制御を受けずにそのまま出力ディジタル 値118として出力される。さらにホールドオーバー制 御回路7ではホールドオーバー制御信号116のタイミ ングでディジタルサンプリング回路4の出力ディジタル 値117から加減算器18の出力ディジタル値118へ 出力ディジタル値119を切り替える。すなわちクロッ ク101に障害が発生した後も障害が発生する前のディ ジタル値を保持し、ホールドオーバー制御を開始する (図2、S3)。上記ディジタル値119はD/Aコン バータ8を介して電圧制御発振器11の制御を行うこと によりクロック101に障害が発生する前とほぼ同じ周 波数の出力クロック120を電圧制御発振器11から出 力させる。

【0025】次にホールドオーバー制御が解除されるまでの動作について説明する。ホールドオーバー制御が開始されると、クロック切替制御回路14の制御信号124に従いクロック選択回路1は障害の発生したクロック101から障害のない安定したクロック102に切り替え、選択クロック110として出力する(図2、S4)。ディジタル値変動監視回路17はタイミングパルス生成回路16から入力する監視クロックパルス122の周期でディジタルサンプリング回路4の出力ディジタル値117をラッチし、一周期前にラッチしたディジタル値と比較する(図2、S5)。このとき、クロック切替後の最初の比較は、ディジタル値変動監視回路17が初期値として保持していた正常な状態でのディジタル値と上記最初にラッチした値とが比較される。

【0026】ディジタル値変動監視回路17が出力するラッチしたディジタル値が一周期前にラッチしたディジタル値が一周期前にラッチしたディジタル値よりも大きい場合(図2、S6)は、加減算器18で出力ディジタル値118を監視クロックパルス122のタイミングで+1する(図2、S7)。+1加算されたディジタル値118がホールドオーバー制御回路7からディジタル値119として出力され、電圧制御発振器11に入力されると、ディジタル値の増加分に対応して出力クロック120の周波数が高くなり、タイミングパルス112の周波数も高くなる(図2、S8)。同様に、監視クロックパルス122の周期でラッチしたディジタル値が一周期前にラッチしたディジタル値よりも小さい場合(図2、S9)、加減算制御信号113に基づき、加減算器18は出力ディジタル値118を監視クロックパル

ス122のタイミングで-1する(図2、S10)。そ の結果。電圧制御発振器11を制御するディジタル値が 減少するため、出力クロック120の周波数が低くな り、タイミングパルス112の周波数も低くなる(図 S11)。以上のステップを繰り返すことにより、 ディジタル変動監視回路17において監視クロックパル ス122の間隔でディジタル値117に変動が無くなっ たとき、ディジタル変動監視回路17はタイミングパル ス111とタイミングパルス112の周波数が一致した と判断して、周波数一致信号115を位相補正回路6及 びホールドオーバー制御回路7に出力する(図2、S1 2)。位相補正回路6は前記周波数一致信号115を検 出したとき、第2の分周回路12の出力タイミングパル ス112のパルス位置を制御し、ディジタルサンプリン グ回路4の出力ディジタル値117をホールドオーバー 制御回路7の出力ディジタル値119に一致させる(図 2、S13)。ホールドオーバー制御回路7は周波数一 致信号115を受信し、前記パルス位置の制御に従い加 減算器18の出力ディジタル値118とディジタルサン 20 プリング回路4の出力値117が一致したことを確認 後、出力ディジタル値119を加減算器18の出力ディ ジタル値118からディジタルサンプリング回路4の出 カディジタル値117に切り替え、ホールドオーバー制 御信号116を解除する(図2、S14)。以上、ホー ルドオーバー制御信号116に従い、ホールドオーバー は解除され、出力クロック120は次に選択されたクロ ック102に同期する(図2、S15)。

【0027】図3は、従来のクロック供給装置(加減算 器なし)と本発明のクロック供給装置(加減算器あり) 30 のホールドオーバー制御とその解除を表わす図である。 従来のクロック供給装置の場合、クロック101の障害 発生前のタイミングパルス111の周波数 f 1は、障害 発生後、短いホールドオーバー制御の期間を経て、新た に選択されたクロック102のタイミングパルス111 の周波数 f 2 に、急激に追従しクロック 2 0 2 同期とな っている。しかし、本発明のクロック供給装置では、デ ィジタル変動監視回路17が監視タイミングパルス11 2の周期(図3ではT1、T2)ごとに、ディジタル値 で+1づつ出力ディジタル値119増減するので、所定 の時間をかけて段階的に上記 f 1 が f 2 へ近づく。この ため、出力クロックの位相が急激に変化し、周辺回路に 障害を引き起こすおそれが少ない。図3からも明らかな ように監視タイミングパルス112の周期は任意に設定

【0028】具体的構成としては、図4を参照すると、サンプリングクロック121が入力するタイミングパルス生成回路16は、設定信号126を入力とする可変分周器31とラッチ信号123出力する分周器30を備える。監視クロックパルス122を生成する可変分周器31は、設定信号126に従い監視クロックパルス122

の周期を変更することができる。

[0029]

【発明の効果】本発明では、クロック障害時に、次に選択したクロックに同期するまでの時間を長くして急激な位相変動が抑えることができる。アナログ回路部分の変更をすることなくディジタル制御で上記効果を追加しているので回路構成が簡単である。また演算処理等に用いる高価なDSPやCPU等を必要としないので安価に構成できる。

【図面の簡単な説明】

【図1】本発明のクロック供給装置の実施例を示すブロック図。

【図2】本発明のクロック供給装置の動作例を説明するフローチャート。

【図3】ホールドオーバー制御の過程を示すグラフ。


12 【図4】タイミングパルス生成回路の構成例を示すブロック図。

【図5】従来のクロック供給装置の実施例を示すブロック図。


【符号の説明】

- 1 クロック選択回路
- 2 第1の分周回路
- 3 位相比較器
- 4 ディジタルサンプリング回路
- 10 7 ホールドオーバー制御回路
 - 11 電圧制御発振器
 - 16 タイミングパルス生成回路
 - 17 ディジタル変動監視回路
 - 18 加減算器

【図1】




【図3】




f1: クロワク101障害発生前のタイミングパルス111の周波数


f2: クロック102のタイミングパルス111の周波数

T1, T2:監視タイミングパルス112周期





【図5】



INDEX DETAIL JAPANESE MENU SEARCH

1 / 1

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2002-044062

(43) Date of publication of application: 08.02.2002

(51) Int. CI.

7/02 HO4L 1/06 G06F H04.J H04J 3/06 // H03K 5/00

(21) Application number : 2000-227695 (71) Applicant : NEC CORP

(22) Date of filing:

27, 07, 2000


(72) Inventor: TANIMOTO SHINII

(54) DEVICE AND METHOD FOR SUPPLYING CLOCK

(57) Abstract:

PROBLEM TO BE SOLVED: To solve a problem that a network is made unstable by applying a serious influence such as signal error to a peripheral circuit operated by an output clock or to a clock supplier on the following stage when the phase of the output clock is rapidly changed in the case of switching control although the clock supply switches a selected input clock to the clock of no fault when any fault occurs in the input clock.

SOLUTION: This device is provided with a hold over function for holding the output clock in a state before switching when switching a clock and for synchronizing the output clock to a new selecting clock after matching the phase of this selecting clock and the phase of the output clock, a means for outputting the compared value as a digital value by comparing the phase of the newly selected clock with the



phase of the held clock and a means for controlling the output clock on the basis of the increase/decrease of this compared result or fixed result.

LEGAL STATUS

[Date of request for examination]

19, 06, 2001

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]